




	INV	NAND	NOR
g	1	$\frac{n + \varepsilon}{1 + \varepsilon}$	$\frac{1 + n\varepsilon}{1 + \varepsilon}$
p	p_{inv}	$n \cdot p_{inv}$	$n \cdot p_{inv}$

$$t_p = t_{p0}(gh + p)$$



RITARDO DI 2 GATE IN CASCATA




$$\begin{aligned}
 t_p &= t_{p1} + t_{p2} = R_{T1} (C_{IN2} + C_{P1}) + R_{T2} (C_{OUT} + C_{P2}) = \\
 &= \left\{ R_{T1} \left[C_{IN1} \left(\frac{C_{IN2}}{C_{IN1}} \right) + C_{P1} \right] + R_{T2} \left[C_{IN2} \left(\frac{C_{OUT}}{C_{IN2}} \right) + C_{P2} \right] \right\} \times \frac{t_{p0}}{t_{p0}} \quad \text{dove } t_{p0} = R_{INV} C_{INV} \\
 &= t_{p0} \left[\underbrace{\frac{R_{T1} C_{IN1}}{R_{INV} C_{INV}}}_{=g_1} \underbrace{\left(\frac{C_{IN2}}{C_{IN1}} \right)}_{=h_1} + \underbrace{\frac{R_{T1} C_{P1}}{R_{INV} C_{INV}}}_{=p_1} \right] + t_{p0} \left[\underbrace{\frac{R_{T2} C_{IN2}}{R_{INV} C_{INV}}}_{=g_2} \underbrace{\left(\frac{C_{OUT}}{C_{IN2}} \right)}_{=h_2} + \underbrace{\frac{R_{T2} C_{P2}}{R_{INV} C_{INV}}}_{=p_2} \right] = \\
 &= t_{p0} [g_1 h_1 + p_1] + t_{p0} [g_2 h_2 + p_2]
 \end{aligned}$$

Ritardo di due gate in cascata

Gate 1

Gate 2



Vogliamo minimizzare il tempo di propagazione del segnale attraverso la cascata di 2 gate.

Assumiamo che siano note:

- Le topologie dei gate (quindi g_1, g_2, p_1, p_2);
- C_{IN1} (quindi S_{n1}) e C_{OUT} .

h_1 non è fissato e varia con C_{IN2} .


$$t_p = t_{p0}(g_1 h_1 + p_1) + t_{p0}(g_2 h_2 + p_2)$$

$$h_1 = \frac{C_{IN2}}{C_{IN1}} \quad h_2 = \frac{C_{OUT}}{C_{IN2}}$$

$$t_p = t_{p0}(g_1 h_1 + g_2 h_2 + p_1 + p_2) \longrightarrow t_p = t_{p0}(g_1 h_1 + g_2 h_2 + P)$$

$$p_1 + p_2 = P \text{ (PATH PARASITIC EFFORT)}$$

Ritardo di due gate in cascata



PATH ELECTRICAL EFFORT (H):

$$H = h_1 h_2 = \frac{\cancel{C_{IN2}} C_{OUT}}{C_{IN1} \cancel{C_{IN2}}} = \frac{C_{OUT}}{C_{IN1}}$$

STAGE EFFORT (f):

$$f_i = g_i h_i$$

$$t_d = t_{p0} (g_1 h_1 + g_2 h_2 + P) =$$

$$= t_{p0} \left(\underbrace{g_1 h_1}_{f_1} + g_2 \frac{h_1 h_2}{h_1} + P \right) = t_{p0} \left(g_1 h_1 + g_2 \frac{C_{OUT}}{C_{IN1}} + P \right)$$

Minimizzazione del ritardo:

$$t_p = t_{p0} \underbrace{\left(g_1 h_1 + g_2 \frac{H}{h_1} + P \right)}_{t_{eq}} = t_{p0} t_{eq}$$

$$\frac{\partial t_{eq}}{\partial h_1} = 0 \Rightarrow g_1 - g_2 \frac{H}{h_1^2} = 0 \Rightarrow g_1 - g_2 \frac{h_2}{h_1^2} = 0 \Rightarrow \underbrace{g_1 h_1}_{f_1} = \underbrace{g_2 h_2}_{f_2}$$

IL RITARDO È MINIMO QUANDO TUTTI GLI STADI HANNO
LO STESSO STAGE EFFORT! $\Rightarrow f_i = \hat{f} = g_i h_i \quad \forall i$

$$t_p = t_{p0} (g_1 h_1 + g_2 h_2 + P) = t_{p0} (2\hat{f} + P)$$

Il ritardo ottimo si ottiene quando entrambi i gate hanno lo stesso stage effort $f = gh$.

NOTA: due gate con lo stesso f non hanno necessariamente lo stesso t_p .

Introduciamo le quantità:

PATH LOGICAL EFFORT: $G = g_1 g_2$

PATH EFFORT: $F = (g_1 h_1)(g_2 h_2) = g_1 g_2 \frac{C_{OUT}}{C_{IN1}} = f_1 f_2 = GH$

Se il ritardo è minimo $F = \hat{f}^2 \rightarrow \hat{f} = \sqrt{F} = \sqrt{GH}$

Quindi:

$$\frac{\partial t_p}{\partial h_1} = t_{p0} \left(g_1 - g_2 \frac{H}{h_1^2} \right) = 0 \rightarrow g_1 h_1 = g_2 h_2 = \hat{f}$$

Segue che:

$$\hat{f}^2 = F \rightarrow \hat{f} = \sqrt{F} = \sqrt{g_1 g_2 \frac{C_{OUT}}{C_{IN1}}} = \sqrt{G \frac{C_{OUT}}{C_{IN1}}}$$



$$\begin{aligned} \hat{t}_p &= t_{p0} (g_1 h_1 + g_2 h_2 + P) = t_{p0} (2\hat{f} + P) \\ &= t_{p0} \left(2 \sqrt{g_1 g_2 \frac{C_{OUT}}{C_{IN1}}} + P \right) \end{aligned}$$

Determinazione dei dimensionamenti:

Ritardo ottimo $\Rightarrow f_i = \hat{f} = \sqrt{F} \quad \forall i$

$$g_1 h_1 = g_2 h_2 \Rightarrow g_1 \frac{C_{IN2}}{C_{IN1}} = g_2 \frac{C_{OUT}}{C_{IN2}} = \sqrt{g_1 g_2 \frac{C_{OUT}}{C_{IN1}}} = \hat{f}$$


$$g_2 \frac{C_{OUT}}{C_{IN2}} = \hat{f} \Rightarrow C_{IN2} = \frac{g_2 C_{OUT}}{\hat{f}}$$

$$C_{IN2} = S_{u2} (1+\alpha) C_{M1}$$

$$S_{u2} = \frac{g_2 C_{OUT}}{\hat{f}} \cdot \frac{1}{(1+\alpha) C_{M1}}$$

Hp: 1 solo nMOS e 1 solo pMOS
connessi all'ingresso del gate 2
che stiamo considerando

Caso semplice di: serie di due invertitori. Determinare ρ



$$g_1 h_1 = g_2 h_2 = \sqrt{F} = \sqrt{g_1 g_2 \frac{C_{OUT}}{C_{IN1}}}$$

Sei invertitori $\Rightarrow g_1 = g_2 = 1$

$$h_1 = h_2 = \sqrt{\frac{C_{OUT}}{C_{IN1}}}$$

$$h_2 = \frac{C_{OUT}}{C_{IN2}}$$

$$\frac{C_{OUT}}{C_{IN2}} = \sqrt{\frac{C_{OUT}}{C_{IN1}}} = \sqrt{F} = f \Rightarrow C_{IN2} = \sqrt{C_{OUT} C_{IN1}}$$


$$C_{IN2} = S_2 (1 + \varepsilon) C_{M1}$$

$$= \rho S_1 (1 + \varepsilon) C_{M1} = \rho C_{IN1}$$

$$\rho = \sqrt{\frac{C_{OUT}}{C_{IN1}}}$$

Circuiti con diramazioni

Estendiamo precedente studio finalizzato a minimizzare i ritardi al caso in cui fan-out è maggiore di 1



Parte della corrente del gate i carica C_{i+1} e un'altra parte carica la capacità di *off-path*

$$h_i = \frac{C_{i+1} + C_{off-path}}{C_i} \times \frac{C_{i+1}}{C_{i+1}}$$

$$= \underbrace{\frac{C_{i+1}}{C_i}}_{r_i} \underbrace{\frac{C_{i+1} + C_{off-path}}{C_{i+1}}}_{b_i: \text{branching effort}}$$

In relazione al percorso di segnale complessivo definiamo il *Path Branching Effort B*

$$B = \prod_{i=1}^N b_i$$

Il path electrical effort H diventa:

$$H = \prod_{i=1}^N r_i = \frac{C_2}{C_1} \times \frac{C_3}{C_2} \times \dots \times \frac{C_{OUT}}{C_n} = \frac{C_{OUT}}{C_1}$$

$$\neq \prod_{i=1}^N h_i = \prod_{i=1}^N \tau_i b_i$$

Dunque lo *stage effort* f del generico gate diventa

$$f_i = g_i h_i = g_i r_i b_i$$

E quindi il *path effort* F nel caso di diramazioni diventa

$$\prod_{i=1}^N f_i = F = \prod_{i=1}^N g_i h_i = \prod_{i=1}^N g_i r_i b_i = GB \prod_{i=1}^N r_i = GBH = GB \frac{C_{OUT}}{C_{IN}}$$

Equazione per il *path effort* F alla base dell'ottimizzazione
del ritardo

Summary

g : Logical Effort $g = \frac{R_t C_t}{R_{INV} C_{INV}}$

h : Electrical Effort $h = \frac{C_{OUT}}{C_t}$

p : Parasitic Effort $p = \frac{R_t C_{pt}}{R_{INV} C_{INV}}$

b : Branching Effort $b_i = \frac{C_{i+1} + C_{off-path}}{C_{i+1}}$

B : Path Branching Effort $B = \prod_i b_i$

P : Path Parasitic Effort $P = \sum_i p_i$

G : Path Logical Effort $G = \prod_i g_i$

H : Path Electrical Effort $H = \prod_i r_i = \frac{C_{OUT}}{C_{IN}}$

F : Path Effort $F = \prod_{i=1}^N g_i h_i = GB \frac{C_{OUT}}{C_{IN}}$

$\hat{f}$: Stage Effort ottimo $\hat{f} = \sqrt[N]{F}$


In un problema di ottimizzazione:

- ❑ C_{OUT} e C_{IN} sono dati noti
- ❑ La conoscenza della tipologia di gate logico implica la conoscenza di g_i , ρ_i
- ❑ La topologia del circuito consente di determinare b_i



L'ottimizzazione consiste nell'opportuno dimensionamento degli stadi al fine di **partizionare il ritardo in modo da minimizzarlo**

Due
casi



Ottimizzo il ritardo a numero di stadi fissato

Il numero di stadi è un parametro
dell'ottimizzazione

Ottimizzazione a numero di stadi fissato

- ❑ Topologia nota
- ❑ Numero di stadi
- ❑ g_i e b_i noti, e anche $H = C_{OUT}/C_{IN}$, p_i

Obiettivo: dimensionare gli stadi per minimizzare il ritardo complessivo

$$t_f = t_{fo} \cdot t_{ed}$$

$$t_{ad} = \sum_{i=1}^N (g_i h_i + p_i)$$


$$t_{ad} = \sum_{i=1}^N (g_i b_i r_i + p_i) = \sum_{i=1}^N (g_i b_i r_i) + \underbrace{P}_{= \sum_{i=1}^N p_i}$$

Ricordiamo che

$$H = \frac{C_{OUT}}{C_{IN}} = \prod_{i=1}^N r_i$$

$$H = \prod_{i=1}^N r_i \longrightarrow r_N = \frac{H}{\prod_{i=1}^{N-1} r_i}$$

$$t_{ad} = \sum_{i=1}^N (g_i h_i + p_i) = \sum_{i=1}^N (g_i b_i r_i) + P = \sum_{i=1}^{N-1} g_i r_i b_i + g_N \frac{H}{\prod_{i=1}^{N-1} r_i} + P$$



$$H = \prod_{i=1}^N r_i = \prod_{i=1}^{N-1} r_i \cdot r_N \longrightarrow r_N = \frac{H}{\prod_{i=1}^{N-1} r_i}$$

$$t_{ad} = \sum_{i=1}^N (g_i h_i) + P = \sum_{i=1}^N g_i b_i r_i + P = \sum_{i=1}^{N-1} g_i r_i b_i + g_N \frac{H}{\prod_{i=1}^{N-1} r_i} + P$$

Minimizziamo il ritardo $t_{ad} = \sum_{i=1}^{N-1} g_i r_i b_i + g_N \frac{H}{\prod_{i=1}^{N-1} r_i} + P$

$b_i = \frac{C_{i+1} + C_{off} p_{eth}}{C_{i+1}}$

Supponiamo che b_i siano tutti indipendenti dai dimensionamenti

$\left. \frac{\partial t_{ad}}{\partial r_j} \right|_{j \neq N} = 0 \rightarrow$

$= g_j b_j + g_N \frac{\partial}{\partial r_j} \left[\frac{H}{\prod_{i=1, i \neq j}^{N-1} r_i} \right] = g_j b_j + g_N \frac{\partial}{\partial r_j} \left[\frac{H}{r_j \prod_{i=1, i \neq j}^{N-1} r_i} \right] =$


$= g_j b_j - g_N \frac{H}{\prod_{i=1, i \neq j}^{N-1} r_i r_j^2} = g_j b_j - g_N \frac{H}{\prod_{i=1}^{N-1} r_i r_j} = 0 \Leftrightarrow g_j b_j r_j = g_N r_N$

Il ritardo è ottimo $\Leftrightarrow f_i = \hat{f} = g_i b_i r_i \Rightarrow F = \prod_{i=1}^N f_i = \hat{f}^N \Rightarrow \hat{f} = \sqrt[N]{F}$

Come utilizzare il metodo di ottimizzazione

- ❑ Sono noti b e g di ogni stadio, C_{OUT} e C_{IN} → e dunque F e $\hat{f} = \sqrt[N]{F} = \sqrt[N]{GBH}$ *è un dato noto del problema*
- ❑ Partiamo dall'ultimo stadio visto che $C_{OUT} = C_{i+1}$
- ❑ Se conosciamo: $b_i, g_i, C_{i+1}, \hat{f}$ possiamo calcolare la capacità di ingresso dello stadio i -esimo dato che

$$\hat{f} = g_i b_i r_i = g_i b_i \frac{C_{i+1}}{C_i}$$



- ❑ In particolare per l'ultimo stadio: $b_N = 1$, e quindi $C_N = g_N C_{OUT} / \hat{f}$

$$C_i = \frac{g_i b_i C_{i+1}}{\hat{f}}$$


- ❑ Nota C_i ho la C_{OUT} dello stadio $i - 1$ → Proseguo a ritroso!

$$C_{i-1} = \frac{g_{i-1} b_{i-1} C_i}{\hat{f}}$$

- ❑ Ci fermiamo dimensionando il secondo stadio visto che il primo stadio ha dimensionamento fissato (C_{IN} è nota, è una specifica di progetto)
 - ❑ Come double-check si può verificare che $C_1 = C_{IN}$ (se C_1 calcolata corrisponde a quella data dal problema)

SOMMARIO: OTTIMIZZAZIONE DEL RITARDO A N FISSATO

PREMESSA: L'OTTIMIZZAZIONE MEDIANTE METODOLOGIA DEL LOGICAL EFFORT VIENE SVOLTA PER UN DATO PERCORSO DI SEGNALE (e.g. POTREBBE ESSERE IL PERCORSO CRITICO DEL NOSTRO CIRCUITO DIGITALE).




ASSUNZIONI:

- 1) C_{IN} e C_{OUT} sono note;
- 2) La topologia del circuito è nota (quindi sono noti $g_i, b_i, p_i \forall i$);
- 3) Il branching effort di ogni gate è indipendente dai dimensionamenti.

POSSIAMO SCRIVERE:

$$t_p = t_{p0} \cdot t_{ad} = t_{p0} \left[\sum_{i=1}^N (g_i h_i + \underbrace{p_i}_{\sum_{i=1}^N p_i = P}) \right] = t_{p0} \left[\sum_{i=1}^N g_i h_i + P \right]$$

DEFINIZIONE DI BRANCHING EFFORT:



$\rightarrow$ percorso del segnale
La corrente in uscita del gate i carica sia la capacità che sta sul percorso di segnale (C_{i+1}) che le capacità che non si trovano lungo il percorso di segnale (C_A e C_B).

C_{i+1} prende il nome di CAPACITÀ ON-PATH.

$C_A + C_B$ prende il nome di CAPACITÀ OFF-PATH.

Il logical effort del gate i -esimo può essere scritto come:

$$h_i = \frac{C_{ON-PATH} + C_{OFF-PATH}}{C_i} = \frac{C_{i+1} + C_{OFF-PATH}}{C_i} \times \frac{C_{i+1}}{C_{i+1}} =$$

$$= \underbrace{\frac{C_{i+1}}{C_i}}_{=\tau_i} \times \underbrace{\frac{C_{i+1} + C_{OFF-PATH}}{C_{i+1}}}_{=b_i} \Rightarrow h_i = \tau_i b_i$$

Per l'ultimo stadio di una cascata di gate logici, possiamo sempre assumere $b_N = 1$.

Segue che:

$$t_p = t_{p0} \left[\sum_{i=1}^N g_i h_i + P \right] = t_{p0} \left[\sum_{i=1}^N g_i \tau_i b_i + P \right] = t_{p0} \left[\sum_{i=1}^N f_i + P \right]$$

dove $f_i = g_i \tau_i b_i$ è lo STAGE EFFORT i -esimo.

DEFINIZIONE DI ALTRE QUANTITÀ DI INTERESSE:

$$G = \text{path logical effort} = \prod_{i=1}^N g_i$$

$$B = \text{path branching effort} = \prod_{i=1}^N b_i$$

$$H = \text{path logical effort} = \prod_{i=1}^N \tau_i = \frac{C_{OUT}}{C_{IN}}$$

$$F = \text{path effort} = GBH = GB \frac{C_{OUT}}{C_{IN}} = \prod_{i=1}^N g_i b_i \tau_i = \prod_{i=1}^N f_i$$

Note C_{IN} , C_{OUT} , la topologia del circuito e dei gate che lo compongono, sono noti G , B , H ed F !

OTTIMIZZAZIONE DEL RITARDO:


$$t_p \leftrightarrow \frac{\partial t_p}{\partial \tau_i} \Big|_{j \neq N} = 0 \longrightarrow f_i = g_i \tau_i b_i = \hat{f} \quad \forall i$$

$$\text{Se tutti i gate hanno lo stesso } f_i = \hat{f} \Rightarrow F = \prod_{i=1}^N f_i = \hat{f}^N \Rightarrow \hat{f} = \sqrt[N]{F}$$

$$\longrightarrow f_i = g_i b_i \tau_i = g_i b_i \frac{C_{i+1}}{C_i} = \hat{f} \Rightarrow C_i = \frac{g_i b_i C_{i+1}}{\hat{f}}$$

Esempio di dimensionamenti

$$\varepsilon = 2$$



$$H = \frac{C_{OUT}}{C_{IN}} = \frac{4.5C_1}{C_1} = 4.5$$

$$g_{NAND2} = \frac{M+\varepsilon}{1+\varepsilon} \Big|_{n=2} = \frac{4}{3}$$

$$G = \prod_{i=1}^3 g_i = \left(\frac{4}{3}\right)^3 = \frac{64}{27}$$

$$b_1 = \frac{C_Y + C_Y}{C_Y} = 2$$

$$b_2 = \frac{C_Z + 2C_Z}{C_Z} = 3$$

$$C_1 = C_X = g_1 b_1 C_Y = \frac{4}{3} \cdot \frac{2}{4} \cdot \frac{3}{2} C_1 = C_1 \quad \text{Ok!}$$

b_1 e b_2 non dipendono dai dimensionamenti

$$C_{NAND_n} = S_n \left(1 + \frac{\varepsilon}{n}\right) C_{M1}$$

Ritendo ottimo $\Leftrightarrow f_i = \hat{f} \quad \forall i = 1, 2, 3$; $\hat{f} = \sqrt[3]{F}$

$$\bar{F} = GBH = GB \frac{C_{OUT}}{C_{IN}} = \left(\frac{64}{27}\right) (2 \cdot 3) \frac{9}{2} = 64 \Rightarrow \hat{f} = \sqrt[3]{64} = 4$$

$$\hat{f} = g_3 b_3 r_3 = g_3 \frac{C_{OUT}}{C_Z} \rightarrow C_Z = \frac{g_3 C_{OUT}}{\hat{f}} = \frac{4}{3} \cdot \frac{1}{4} \cdot \frac{3}{2} C_1 = 1.5 C_1$$

$$\hat{f} = g_2 b_2 r_2 = g_2 b_2 \frac{C_Z}{C_Y} \rightarrow C_Y = \frac{g_2 b_2 C_Z}{\hat{f}} = \frac{4}{3} \cdot 3 \cdot \frac{1}{4} \cdot \frac{3}{2} C_1 = 1.5 C_1$$

Alcune note


- Nella derivazione del modello si è assunto che $\frac{\partial b_i}{\partial r_i} = 0$ cioè che b_i non dipende dai dimensionamenti

$$\left. \frac{\partial t_{ad}}{\partial r_j} \right|_{j \neq N} = 0 \quad \text{con} \quad t_{ad} = \sum_{i=1}^{N-1} g_i r_i b_i + g_N \frac{H}{\prod_{i=1}^{N-1} r_i} + P$$

ricordiamo che $b_i = \frac{C_{i+1} + C_{off-path}}{C_{i+1}}$

- $C_{i+1} = C_{on-path}$ è proporzionale al dimensionamento $i + 1$
- Affinchè b_i non dipenda dal dimensionamento, **anche $C_{off-path}$ deve essere proporzionale al dimensionamento dello stadio $i+1$**
- Se però $C_{off-path}$ è data:
 - capacità di un'interconnessione
 - capacità di ingresso di un gate a dimensionato fissato

} b_i dipenderà dal dimensionamento e l'equazione di ottimo sarà diversa da quella calcolata



Ottimizzazione a numero variabile di stadi

Se modifichiamo il numero di stadi è possibile ottenere un ritardo inferiore?

□ Vogliamo determinare il numero di invertitori da aggiungere per minimizzare il ritardo

$$g_i = 1$$

$$F = GB \frac{C_{OUT}}{C_{IN}}$$

$$t_{ad} = \sum_{i=1}^N f_i + P \rightarrow t_{ad} = \sum_{i=1}^N \hat{f} + P$$

$$\hat{f} = \sqrt[N]{F}$$

□ n_1 = numero di stadi iniziali

□ n_2 = numero di invertitori da aggiungere

□ $N = n_1 + n_2 \rightarrow n_2 = N - n_1$

□ Sappiamo già che dati N stadi, il ritardo minimo si ha quando $\hat{f} = \sqrt[N]{F}$ (di ogni stadio) e dunque

$$\hat{t}_{ad} = N \sqrt[N]{F} + \sum_{i=1}^{n_1} p_i + \overbrace{(N - n_1)}^{n_2} p_{INV}$$

$$\hat{t}_{ad} \rightarrow \frac{\partial \hat{t}_{ad}}{\partial N} = 0$$

$$\hat{f} = \sqrt[N]{F}$$

Calcoliamo $\frac{\partial \hat{t}_{ad}}{\partial N}$ assumendo $N \in \mathbb{R}$

$$t_{ad} = NF'^N + \sum_{i=1}^{m_1} p_i + (N-m_1)p_{inv}$$

$$\frac{\partial t_{ad}}{\partial N} = \frac{\partial}{\partial N} (NF'^N) + p_{inv} = F'^N + N \frac{\partial}{\partial N} F'^N + p_{inv}$$

$$\frac{\partial}{\partial N} F'^N = \frac{\partial}{\partial N} e^{\ln F'^N} = \frac{\partial}{\partial N} e^{\frac{1}{N} \ln F} = -\frac{1}{N^2} \ln F \cdot \underbrace{e^{\frac{1}{N} \ln F}}_{F'^N} = -\frac{\ln F}{N^2} F'^N$$


$$\frac{\partial t_{ad}}{\partial N} = F'^N + N \left(-\frac{\ln F}{N^2} F'^N \right) + p_{inv} = F'^N - \underbrace{\left(\frac{\ln F}{N} F'^N \right)}_{\ln F'^N} + p_{inv}$$

$$= F'^N - F'^N \ln F'^N + p_{inv} = 0$$

Chiamiamo $p = F'^N$

$$\frac{\partial t_{ad}}{\partial N} = p(1 - \ln p) + p_{inv} = 0$$

Calcoliamo $\frac{\partial \hat{t}_{ad}}{\partial N}$ assumendo $N \in \mathbb{R}$




%%% Matlab %%%

```
Pinv=0:0.1:5;
rho_guess=exp(1);
for i=1:numel(Pinv)
    fun = @(rho) rho*(1-log(rho))+Pinv(i)
    rho(i) = fsolve(fun,rho_guess)
end
figure(1)
plot(Pinv,rho,'b','linewidth',3);
shg
ylabel('\rho')
xlabel('p_{inv}');
hold on
plot(Pinv,0.71*Pinv+2.82,'r--','linewidth',3);
legend('\rho esatta','\rho approx.')
set(gca,'FontSize',16);
```

$$\hat{t}_{ad} \Leftrightarrow f^{\frac{1}{N}} = \rho \approx 0.71 p_{inv} + 2.82$$

$$\rho(1 - \ln \rho) + p_{INV} = 0$$



$$\rho \cong 0,71p_{INV} + 2,82$$

- ρ ci dice qual è lo *stage effort* ottimo da usare nei circuiti della nostra tecnologia per avere il ritardo ottimo (che è caratteristico della tecnologia (attraverso p_{INV}) **e non dipende dal circuito in esame**)
- mentre $\hat{f}$ è lo *stage effort* ottimo di un dato circuito dove sono noti *path effort* e numero di stadi con numero di stadi fissato

- dato un circuito con *path effort* F trovo il numero di stadi ottimo $\hat{N}$ necessario affinché lo *stage effort* di tutti gli stadi sia pari a ρ

- Noti ρ e *path effort* F $\xrightarrow{\text{calcoliamo}}$ $\hat{N} = \frac{\ln F}{\ln \rho}$

$$M2 = \# \text{ inv. da aggiungere} = \hat{N} - n_1$$

- Il ritardo sarà dunque dato da $\hat{t}_{ad} = \underbrace{\hat{N}^{\hat{N}} \sqrt{F}} + (\hat{N} - n_1)p_{INV} + \sum_{i=1}^{n_1} p_i$


Abbiamo assunto, implicitamente, che $\hat{N} \in \mathbb{R}$

$$\rho = F^{1/\hat{N}} \rightarrow \frac{1}{\hat{N}} = \log_F \rho \Rightarrow \hat{N} = \frac{\log F}{\log \rho}$$

ESEMPIO: buffer di invertitori

$$g_i = 1 \quad \forall i$$

$$p_{inu} = 0$$



Calcoliamo il # ottimo di invertitori

$$\hat{N} = \frac{C_{out}}{C_{in}}$$

$$\rho(1 - C_{in}\rho) + p_{inu} = 0 \Rightarrow \rho = e = F^{1/\hat{N}} = \hat{f}$$

$$= \frac{\ln\left(\frac{C_{out}}{C_{in}}\right)}{\ln(e)} \Rightarrow \hat{N} = \ln\left(\frac{C_{out}}{C_{in}}\right)$$

$$g_{i+1} = f_i = \hat{f} = F^{1/\hat{N}} = \rho \Rightarrow \frac{C_{i+1}}{C_i} = \rho = e$$

STEP-UP
FACTOR

Alcune note

- ❑ Supponiamo che inizialmente il circuito abbia un numero di stadi n_1 e di ottenere un numero ottimo di stadi $\hat{N} > n_1$
- ❑ Dovremo aggiungere $\hat{N} - n_1 = n_2$ invertitori (ma se $\hat{N} \in \mathbb{R}$ lo sarà anche n_2)
- ❑ n_2 dovrà essere un numero intero! Dobbiamo capire come scegliere n_2


Soluzione 1

- ❑ Se usiamo $\hat{N}$ calcolato mediante $\hat{N} = \ln F / \ln \rho$, sappiamo che lo stage effort ottimo è ρ ma se approssimiamo $\hat{N}$ con un numero intero, dobbiamo ricalcolare lo stage effort ottimo $\hat{f} = \sqrt[N]{F}$ sul numero di stadi che abbiamo deciso di utilizzare
 - ❑ Possiamo dimensionare tutti gli stadi in modo tale che abbiano lo stesso stage effort pari a quello ricalcolato a valle della scelta di N intero

Soluzione 2

- ❑ Usiamo lo stage effort calcolato mediante $\rho \cong 0,71p_{INV} + 2,82$. In questo modo però non possiamo imporre lo stesso stage effort $\hat{f} = \rho$ in tutti gli stadi. Infatti il primo stadio avrà uno stage effort diverso

ESEMPIO di ottimizzazione di ritardi



Imponiamo $f_i = \hat{f} \quad \forall i$
 $\hat{f} = \sqrt[N]{F} \quad \hat{N} = \frac{\ln F}{\ln p}$

$$F = g_{NOR2} \cdot g_{NAND3} \cdot g_{NOR3} \cdot b_2 \cdot \frac{C_{OUT}}{C_{IN}}$$

Assumiamo che $\hat{N} = 3.23$ e
 scegliamo $N = 3$ -

$$\hat{f} = \sqrt[3]{F} \neq p \rightarrow$$


$$t_{ac} = 3\hat{f} + \sum_{i=1}^3 p_i$$

$$C_{NOR3} = \frac{g_{NOR3} C_{OUT}}{\hat{f}}$$

$$C_{NOR2} = \frac{g_{NOR2} \cdot C_{NAND3}}{\hat{f}} = C_{IN}$$

$$C_{NAND3} = \frac{b_2 \cdot g_{NAND3} C_{NOR3}}{\hat{f}}$$

ESEMPIO di ottimizzazione di ritardi



Assumiamo $\hat{N} = \frac{C_{out} F}{C_{in}} = 3.23 \rightarrow N = 3$

$\rho = 0.71 p_{inv} + 2.82$

Imponiamo che $\hat{f} = \rho$ per gli stadi 2 e 3

$C_{NOR3} = \frac{C_{OUT} \cdot g_{NOR3}}{\rho}$

$C_{NAND3} = \frac{g_{NAND3} \cdot b_2 \cdot C_{NOR3}}{\rho}$

$C_{IN} \neq \frac{g_{NOR2} \cdot C_{NAND3}}{\rho}$

$f_1 = g_{NOR2} \cdot \frac{C_{NAND3}}{C_{IN}}$

$\Rightarrow t_{tot} = f_1 + 2\rho + \sum_{i=1}^3 \rho$

Sensibilità a numero stadi

- ❑ Cosa accade al ritardo quando ci si discosta dalla condizione di ottimo per il numero di stadi o per i dimensionamenti?
- ❑ Definiamo $\hat{N}$ il numero ottimo di stadi (con $\hat{N} \in R$) e supponiamo che il numero di stadi usato sia $N = s\hat{N}$
- ❑ Semplifichiamo i calcoli assumendo stadi con stesso *parasitic effort*

- ❑ Ritardo ottimo

$$t_{ad}(\hat{N}) = \hat{N} \left(\sqrt[\hat{N}]{F} + p \right) = \hat{N}(\rho + p)$$

- ❑ Ritardo non-ottimo

$$t_{ad}(N) = N \left(\sqrt[N]{F} + p \right)$$